太過於技術的問題有很多專業期刊載介紹，這邊就從應用面來介紹，為什麼要使用3D封裝技術，他有什麼優點，而又有什麼樣的困難度或缺點，導致市場上還沒有大量採用。
- 高速通訊的I\O介面，已經對微處理器帶來不可忽視的功耗，簡單舉個例子如人跟人當面對話，可以輕聲細語，當距離5公尺，就要放大聲量，當隔一個山頭，便需要用力的喊，如果這時候要加快講話的速度，消耗的力氣更會乘倍的增加，記得intel 在486年代，I/O通訊站微處理器的功耗不到1%到Core系列已經接近20%，而近期在整合北橋的所有功能，該功耗比率更是快速上升。當採用3D封裝，就如人隔一個山頭變成由面對面談話，可以省掉大幅功耗。
- 記憶體讀寫的延遲，已經對處理器的性能帶來嚴重的衝擊，如DDR3-1333更是達到了9-9-9-25，而3D封裝可以降低這些通訊的延遲，一般估計可以讓微處理器的效能提升10-20%之間（最有名的例子古董的低價賽洋300A因為整合全速L2快取，在某些狀況下甚至超越高價只有半速奔騰II）。
- 摩爾效應雖然讓單一IC、微處理整合進更多的功能，但是不同的功能，需要不同的蝕刻製程，再加上很多微處理器塞了太多電晶體，內部早已經超過十層以上的走線，過多的層數，可能因為過蝕刻等問題，衝擊晶片的良率，也增加各種蝕刻化學液因為金屬污染，需要提前更換，不要低估這些化學液，有些比同重量的黃金還貴。
也就說當採用 3D 封裝，除了封裝後體積大幅縮小外（多顆IC變一顆IC），整體功耗可以下降10%-20%，微處理器可以多10%以上的執行效能，也就是說用在手機等行動裝置，同一世代的製程技術，可以讓手機比別人更輕，更省電，執行效率更高。
而3D IC封裝雖然有上述的好處，但是因為有以下的問題，所以之前僅止於實驗室裏面研究：
- 因為上下層IC互疊，所以相疊的IC必須有共通接腳，或留下導通區域，相關IC要彼此配合設計 ，必須有大型計畫或公司來支撐主導這樣的工作進行。
- 要在中間層的IC做灌孔，並填入金屬導通，孔太大，佔用IC的太多面積，孔太小，工程上的技術還有待業者投錢突破。
- 再來就是因為疊上多層IC，需要更多的引腳，原有的IC載版技術也要更新。
所以短期上3D IC 封裝要進入量產還要一陣子，根據 nVidia 的發展藍圖，以及台積電技術論壇，應該會是在 2014 年年底會開始試產，而這之前我們不如先看一下上面提到第三項，IC載版的競爭。
另外更勁爆是這篇文章：三星掐住弱點鎖喉 震驚台積電。簡單的說就是三星有投資自己的設備商，而且擠入未來18吋晶圓生產設備的推薦商，也就是以後台積在跟三星競爭的時候，有可能會發現要擴產，但是某設備商故意不出貨，或延遲交貨，偏偏這機台又卡住某一關鍵製程，呵呵！讓你有訂單也交不出貨，這不是跟2009年台積張大帥在設備供應商大會上高喊未來兩年 ASML 的曝光機除了交貨給intel , 三星外其他剩餘產能全包所造成的效應一樣，有錢也買不到機台。
（ps:當年中東的阿布達比 想用賣石油賺來的錢挑戰台積晶圓霸主地位，除了自身的晶圓廠，另外買下AMD的晶圓廠，以及晶圓代工的老三新加坡特許，合併成立格羅方德，以上組合一開始根本就不把老二聯電看在眼裡，但事實上，因為買不到生產機台，一直到今年2013營收才開始超越聯電 ，而可憐的聯電也因為買不機台，南科新廠房2009暫停施工，一直到去年才重新動工。）
所以老張怎麼能不緊張，怎麼能不開始面對以及認真思考該如何扶植國內的設備商投入半導體生產設備的開發，來避免到時候三星出賤招，而 3D IC 這一塊因為需要新的製程設備，所以台積私底下已經在去年扶植了一些設備商投入開發，而這部分之前唯一的生產設備商，也是去年推薦給大家的軍火供應商弘塑，應該沒有理由不入選。
但更值得我們關注的應該是還有哪些設備商會入選，以及是否有足夠的能力開發出半導體設備所需要的機台，而他們是否能複製去年弘塑從沒沒無名要到後面人盡皆知的局面，請耐心期待下一篇3D封裝的前哨戰 → 以及軍火商推薦 的報導，我挖礦部隊就是要能挖在地底下沒人看到的寶藏，也請有耐心等待，挖礦部隊推薦的東西通常要好幾個月才會讓市場看到，開始追逐。
沒有留言:
張貼留言